MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP3218638 (A)

Publication date: 1991-09-26

Inventor(s): AOKI KENJI; KAMIYA MASAAKI; SAITO NAOTO

Applicant(s): SEIKO INSTR INC

Classification:

- international: H01L21/336; H01L21/205; H01L21/225; H01L21/265; H01L29/78; H01L21/02;

H01L29/66; (IPC1-7): H01L21/205; H01L21/225; H01L21/265; H01L21/336;

H01L29/784

- European:

Application number: JP19900213002 19900809 Priority number(s): JP19890209290 19890811

Abstract of JP 3218638 (A)

PURPOSE:To make it possible to obtain impurity layers, which are good in evenness and are shallow. by a method wherein an impurity adsorption method is used for forming the source and drain regions of an LDD(Lightly Doped Drain) type or DDD(Double Doped Drain) type MISFET, CONSTITUTION: Highconcentration and low-concentration impurity regions of an LDD structure are both formed using an impurity adsorption method. When boron compound gas 11 is introduced in the surface of an N-type silicon substrate 1, a boron adsorption layer 12 is formed. After that, when a heat treatment is performed, shallow P&It;-> source and drain regions 6 are formed. Then, when an insulating film is deposited from over this structure and it is removed by anisotropic etching, spacers 4 are formed along a gate electrode 3.; After this, when a high-concentration boron layer is formed using the electrode 3 and the spacers 4 as masks, a P MISFET of an LDD structure having P&It:+&at: source and drain regions 7 and 8 is obtained. Thereby, impurity regions, which are shallow and are good in evenness, are obtained.





Data supplied from the esp@cenet database — Worldwide

⑩日本国特許庁(IP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-218638

@Int. Cl. 5

危幹 明 老

識別記号 庁内整理委员 @公開 平成3年(1991)9月26日

H 01 L 21/336

8422-5F

301

H 01 L 29/78 8422-5F 301 L* 審査請求 未請求 請求項の数 12 (全11頁)

60発明の名称 半導体装置の製造方法

> ②特 願 平2-213002

@H 頭 平2(1990)8月9日

優先権主張 ◎平1(1989)8月11日◎日本(1P)③特願 平1-209290

@幹 明 老 木 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 谷

会补内

明 東京都江東区亀戸6 丁月31番 1 号 セイコー電子工業株式 会补内

@発明者 直 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 斎

会补内

セイコー電子工業株式 東京都江東区亀戸6丁目31番1号 の出 頭 人

会社

袖

70代 理 人 弁理十 林 敬之助 最終頁に続く

- 半導体装置の製造方法
- 1 発明の名称 2. 特許請求の顧明
- (1) 位一進示型の坐進は新味の表面にゲート絶縁 職、及びこのゲート終級職上にゲート電板を形成 する第一工程と、
- 前記ゲート電極によって平面的に分離された一 対の半導体領域表面の活性面を蘇出する第二工程

該活性面に対して第二導電型の不純物成分を有 する気体を供給し、不該物成分元素あるいは少な くとも不鈍物成分元素を含む化合物を吸着し、こ の不誠物吸着脳を拡散液として第一導電型の半導 体領域に不能物を導入し、低濃度の第1の不能物 層をゲート電極によって分離された一対の半導体 領域表面下に形成する第三工程と、

第1の不能物層の不純物濃度より濃度の高い第 2の不能物層を前記第1の不能物層に隣接して形 成する第四工程とから成る半導体装置の製造方法。

- (2) 第四工程が、第二導電型の不純物をイオン注 入により導入して、第2の不無物層を形成する工 役である請求項1に記載の半導体装置の製造方法。
- (3) 第四工程が、第二導電型の不能物成分を有す る気体を供給して不能物成分元素あるいは少なく とも不能物成分元素を含む化合物を吸着し、この 不純物吸着層を拡散液として第1の不純物層に不 鈍物を導入し、高濃度の第2の不鈍物層を形成す る工程である請求項1に記載の半導体装置の製造
- (4) 第三工程と第四工程の間に、ゲート電極の側 繋にスペーサを形成する工程を有する請求項1に 記載の半導体装置の製造方法。
- (5) 第三丁俊は、沃炸面に対して半環体成分を有 する気体及び第二導業型の不練物成分を有する気 体を供給して半導体成分及び不純物成分元素を含 む吸着層を形成し、この吸着層を拡散額として第 一導電型の半導体領域に不能物を導入し、低濃度 の第1の不純物層を形成する工程である請求項1

方法。

に記載の半導体装置の製造方法。

- (6) 第三工程は、第二曝電型の不純物成分を有す る不純物階と半導体エピクキシャル層とから成る 不純物吸者脂を少なくとも1層以上有する吸者脂 を形成し、この吸習語を拡散線として第一導電型 の半導体領域に不純物を導入し、低濃度の第1の 不純物層を形成する工程である請求項1に記載の 半導体弦翼の製造方法。
- (1)第一導電型の半導体領域の表面にゲート絶縁 膜、及びこのゲート絶縁膜上にゲート電極を形成 する第一工程と、
- 前記ゲート電板によって平面的に分離された半 導体領域に不純物をイオン注入により導入して第 1の不動物圏を形成する第二丁段と、
- イオン注入された半導体領域表面の活性面を露 出する第三工程と、
- 旅活性面に対して第二導電型の不純物成分を有 する気体を供給して不純物成分元素あるいは少な くとも不純物成分元素を含む化合物を吸名し、こ の不純物成分元素を含む化合物を吸名し、こ の不純物成者除を拡散器として第1の不純物族に

- 不純物を導入し、高濃度の第2の不純物層からなるソース領域及びドレイン領域を形成する第四工程とから成る半導体装置の製造方法。
- (8) 第三工程と第四工程の間に、ゲート電極の側 壁にスペーサを形成する工程を育する請求項7に 記載の半線体整置の製造方法。
- (3) 第四工程は、活性面に対して半導体成分を有 する気体及び第二導電型の不純物成分を有する気 体を供給して半導体成分及び不純物成分元素を含 む吸着層を形成し、この吸着層を拡散延しして第 1の不純物層に不純物を導入し、高濃度の第2の 不純物層を形成する工程である請求項7に記載の 半種な数質の製造方法。
- (10) 瀬四工程は、第二導電型の不純物域から有す る不純物量と半導体エピタキシャル場とから成る 不純物機器隔を少なくとも1縁以上有する吸着隔 を形成し、この吸着層を散散減として第1の不純 物層に不純物を導入し、高濃度の第2の不純物隔 を形成する工程である請求項7に記載の半導体禁 200秒が表
- (II) 第四工程は、LDD構造を形成する工程である請求項7に記載の半導体装置の製造方法。
- (12) 第四工程は、DDD構造を形成する工程である請求項7に記載の半導体装置の製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

この発明は、コンピュータなどの電子機器に多く用いられているMISFET (Metal-Insulator-Semiconductor Field-Effect-Transistor)の半導体装置の製造方法に関する。

〔発明の概要〕

この見明は、LDD (Lightly Doped Drain) 構造又はDDD (Double Doped Drain) 構造を有するMISFETのソース及びドレイン開始の形成 工程において、ソース及びドレイン開始となる不純物領域を不純物領域を不純物領域が得られ、その結果、信号伝露時間の短く、かつ非常に強細な半導体装置の製造方法である。

(従来の技術)

従来のLDD構造において、P型MISFET を例に取ると、第9図に示すように、N型シリ コン基板101の表面にゲート酸化糖102及びゲー ト電極103を形成後、ゲート電極103をマスクと してP型不純物であるボロン113をイオン注入に 上りN型シリコン基板10Lの表面近傍に打ち込 み、薄い P 型のソース領域105及びドレイン領 城106を形成し、さらにゲート電極103の側壁に 沿ってスペーサ104を形成後、ゲート電極103及 びスペーサ104をマスクとして再びP型不統物で あるポロンをイオン注入により打ち込み、濃い P * 20のソース領域107及びドレイン領域108を 形成し、LDD構造のMISFETを作る製造方 法が知られている。このイオン注入法の利点とし ては、不能物導入量を正確に制御できること、あ るいは絶縁膜を介して不能物をドーピングできる ことがある。

又、従来のDDD構造においては、P型MIS FETを例に取ると、第10図に示すように、N型

特別平3-218638(3)

シリコン基板201の表面にゲート線化電202及びゲート電磁203を形改後、ゲート電磁203を形改を、ケート電磁203をでスクとしてP嵌不統物であるボロン213をイオン注 によりN型シリコン基板201の表面近6ドレイン 開城208を形成し、さらにゲート電極203をマスクとして再びP根不統物であるボロン215をイ オン注入により打ち込み、濃いP*型のソース領域201及びドレイン領域201及びドレイン領域2018を形成を下る方法が 知られている。

[発明が解決しようとする課題]

- しかし、上述した従来の半導体装置の製造方法 は、ソース領域及びドレイン領域の形成をイオン 注入で行っているために、
- (1) 不能物分布がイオン注入のイオンの加速エネルギーに応じてガウス分布状に拡がってしまい流い不能物額域を形成できない。
- (2) 帯電したイオンを注入するため、ゲート絶録要を指傷する。

本発明は、以上のような欠点を解説するため、 LDD構造を行するMISFETの海い不純物濃度のソース領域及びドレイン機械とを不統物を看法により形成し、非常に浅くてかっ均一性のよい不純物領域を得ることを目的としている。 GE に LDD構造及はDDD構造を有するMISFETの違い不純物環度のソース領域及びドレイン領域とを、不能物吸着注を利用して、非常に浅くて極めて高濃度に形成することも、自的としている。

本発明によれば、落一塚電型の半導体領域の表面にゲート総縁第、及びこのゲート総縁第、及びこのゲート総隷機上にゲート電極を形成する第一工程が行なれた後、対のビゲート電極によって平面的に分離された一分のビゲート電極によって平面的に分離して第二導端型の不統物成分を有する気体を供給し、不統物成分元素もあいは少なくとも不純物販及万元素を含む化合物を吸着し、この不統物吸着形を拡散源とした第一項電車の半導体領域に不純物を導入し、政

- (3) シリコン結晶の (100) 面上にMISFE Tを形成する場合には、イオン注人において チャネリングという現象が起きやすく、微細な MISFETを作る上で必要な浅い不識物領域 を形成するのが開催である。
- (4) 上記チャネリングを防止するために、イ オン注人の人計判を7[®] 程度機けることが提案 されている。しかし、この方法を用いるとシャ ドの効果により、ゲート電極運動のソース及び ドレイン 領域の不統的分布に非対称せが現れ 세ISFETの電流特性がゲート電極の同きに より異なるという不器合かとする。
- (5) 配線電腦とソース及びドレイン領域との コンクトをできるだけは、低税で形成するためには、ソース及びドレイン領域の表面部分の 不純物調度を高くすることが必要であるが、イ オと入法では表面部分の不純物環度のみを集 中的に上げることは影響である。
- 以上のような欠点のため、均一な特性を有する 微細な半導体装置を製造することが困難であった。

満版の第1の不純物層をゲート電極によって分離 された一対の半導体領域を衝下に形成する第三工程が行なわれる。機能に、第1の不純物層の不純 物濃度より濃度の高い第2の不純物層を訴記第1 の不純物層に構接して形成する第四工程が行なわれる。 出版体質型が創造される。

好ましくは第四工程が、第二零電型の不統物を イオン法人により導入して第2の不統物を形成 サる工程である。あるいは第四工程が、第二程 型の不統物成分を有する気体を概略して不能物成 分元素あるいは少なくとも不統物或分元素を含む 化含物を概要し、この不能物要得多な故事とし で第1の不統物層に不統物を導入し、高濃度の第 2の不統物層を形成する工程でもあ。

第三工程と第四工程の間に、ゲート電極の側壁 にスペーサを形成する工程を加えても良い。

さらに好ましくは、第三工程は、活性面に対し て半導体成分を有する気体及び第二導電型の不純 物成分を有する気体を供給して半導体成分及び不 純物成分元素を含む吸着癌を形成し、この吸着酶 を拡散減として海ー吸電型の半単体領域に不純物 を導入し、低速波の第1の不純物勝を形成する工 程である。あるいは、第三工程は、第二項型の 不純物級分を育する不純物機を半導体エピクキ シャル陽とから成る不純物吸着層を少なくとも1 層以上有する吸着層を形成し、この吸着層を拡散 歴として第一導電型の半導体領域に不純物を導入 し、低減度の第1の不純物層を形成する工程であ 。

本発明の他の側面によれば、第一書意型の半導 体領域の表面にゲート後軽減、及びこのゲート能 装譲。上にゲート電極におって平面的に分離され た後、前記ゲート電極によって平面的に分離され た半導体開城に不能物をイオン注人により得入し で第1の不能物層を形成する第二工程が行なわれ る。続いて、イオン注入された半導体開域表面の 活性面を箱出する第三工程を行なう。最後に、该 器性面に対して第二等電型の不純物成分を何する は体を供給して不確物成分元素を含むに含物を吸着し、この不 不純物成分元素を含むた含物を吸着し、この不 純物吸者層を拡散網として第1の不純物層に不純 物を導入し、高濃度の第2の不純物層からなる ソース領域及びドレイン領域を形成する第四工程 を行ない半導体装置を製造する。

第三工程と第四工程の間に、ゲート電極の側壁 にスペーサを形成する工程を加えても良い。

第四工程は、例えば琵琶面に対して半導体成分を有する気体及び第二項電型の不純物販分を有する気体を供給して単導体成分及び不純物成分元素を含む吸者層を形成し、この吸者層を拡散源として第1の不純物層と形成する工程である。第四工程は、あいは第二項電型の不純物成分で表現四位は、第一項電型の不純物域と半導体エピクキシャル層とから成る不純物吸る層を少なくとも1層以上有する吸者層を形成し、この吸者層を整整型として第10不純物層に不純物を導入し、高速度の第2の不純物層を形成する工程である。

(作 用)

上記の不純物吸着法は、活性化した半導体表面

に不純物元素を含むガスあるいは不純物化合物ガスを供給すると、不純物元素あるいは不純物元素を含む化合物が、半導体表面に作学吸者する保健を利用している。後って吸着する不純物元素を含むガスのほと、 量により制御可能である。又、半導体表面にできた不純物吸者所を拡散点として拡散により不純物域を形成するため、均一で浅いソース領域及びドレイン領域を召扱に得ることができる。

[実施例]

(第1実施例)

以下に、本発明の半導体装置の設置方法の実施 角を図面に基づいて記明する。第1回は、半導体 報としてN型のシリコン基板1を用いた場合に ついての本発明の第1の支施例である。 LD D 録 遊の高濃度及び低濃度不純物領域をともに不純物 報書法を用いて形成している。まず、第1回(a) のように、N型シリコン基板1の上にゲート操作 様2を形成する。一般の集積回路の製造においた はこの工程の前に無子分離領域形成すの工程があ はこの工程の前に無子分離領域形成すの工程があ るが、ここではその説明は省略する。次に第1図 (b)のように、ゲート電極3を形成するとともに、 ゲート哲様3をマスクにして、あるいはゲート電 綴るを形成するために用いたホトレジストをマス クにしてゲート酸化騰2をエッチングにより除去 してN型のシリコン基板1の表面を露出する。次 に、第1図(c)に示すように、露出したN型シリ コン基板1の表面にポロン化合物ガス11を導入す るとポロン吸着艦12が形成される。その後、700 て~900 での熱処理をすると第1図(d)に示すよ うに浅いP ̄型ソース領域5及びP ̄型ドレイン 領域6か形成される。次にこの構造の上から絶縁 膜を堆積しそれを異方性のエッチングにより除去 すると第1図(e)に示したようにゲート電極3に 沿ってスペーサ4が形成される。この後、高濃度 のポロン猫をゲート電極3及びスペーサ4をマス クとして用い形成すれば、第1図(f)に示したよ うな、P⁺型ソース領域7及びP⁺型ドレイン領 域 8 を有するLDD構造のP型MISFETを作 ることができる。この P * 型ソース領域及び P *

特間平3-218638(5)

型ドレイン領域はイオン连人後を用いて作ること もできるが、本文権例においてはP 型ソース領 域及びP 型ドレイン領域を形成する時に用いた 不能物吸着法によって形成している。この不純物 吸音法を用いた方がイオン注人を用いるよりも、 述くてかつ対象性に優れたP型不純物を有する ソース及びドレイン領域を形成することが可能と なる。

以下、第2回一路4個を用いて不能物限者法で 作られたP型不能物版の特徴を説明する。第2回 にP型不能物版域形成工程におけるプローゼスフ ローチャートを示す。まず、780℃において真空 使を数8Pa以下まで下げ、その後880℃程度の雰 団気に半導体拡張をさらす。数分間の雰囲気を定 化後、10mPa程度がの圧力で水素を寄出させたエッ ケンダ工程後にその輩出面に形成された約58人以 下の自然酸化緩が解去され、表面の海产化がなさ れる。この情況、形成されたりコンルの温度 がに変われる。と、

で降温し、ジポランガス(B。H。)のようなポ ロンを含む化合物ガスを導入するとシリコン基板 1の銭出面にボロン吸着場が形成される。このボ ロン吸着層は主としてシリコン基板の蔵出面及び、 ポリシリコン等でできたゲート電極に形成され、 酸化騰等の絶縁機上には形成されない。第3図 は、第2図のプロセスフローによって形成された ポロン不築物濃度の表而からの分布の一般である。 極めて高い表面不鈍物濃度において、容易に200 A以下の違い不鈍物領域が形成できることがわか る。第4回は、第1回に示す工程においてジボ ラン選入圧力をパラメータとした場合のポロンの ピーク適度のジボラン導入時間依存性を示してい る。不能物吸着法はジボランの導入圧力及び導入 時間により、低濃度から高濃度の不能物領域まで 制御性よく作ることができることを示している。 しかし、さらに高濃度の不純物領域を形成したい 時には、第2関のジボラン導入とアニールを数同 繰り返し行うと良い。ジボランガスと、半導体成 分を含むジクロルシラン (SiH, Cl。) ガス

と水素がスの導人とを同時に行いばロンとシリコンの吸る器を連接して設けてもよい。又、第1 図 反第第2 図に浜す実施別においてはばロン吸 器形成直接にアニールの工程を入れているが、こ のアニールの工程はボロン吸機層の形成後であれ ばいつ行ってもよいことは言うまでもない。従っ で第1 図 (d) で行っている P [®] 型ソース及びドレ イン横根形成のアニールは第1 図 (f) の P ^{*} ソー ス及びドレイン傾域形成時に行うアニールで集間 することも可能である。またアニール方法として、 ラフェール又はピームアニールを用いる事が 好ましい。

本発明の第1の実施例として、ボロンを不純物として等人したP型MISFETの場合について 説明した。ボロンの場合、N型のと素やリンに比べ位数無数が大きいので、休に本発明による利点 が大きい。しかし、アンチモンなどのN型の不純 物をソース及びドレイン縁域に用いるN型MIS FETに適用できることは言うまでもない。また、 未発明の半項体整変の製造方法は、半導体搭板上 ばかりでなく、半年体度販表面形成に設けられた ウェル領域でのMISFETの形成や、能程限上 に形成されたシリコン膜にMISFETを影成す る場合に知いても有効であることは言うまでもない。又、不能物層と半導体エピクキシャル層とか ななる光線物吸着部を少なくとも一層以上背する 吸着層を形成し、この吸着層を拡散減して回路 能数を行ない不純軟解域を形をしてもよい。

考えば、基板表面温度を 93℃に保持しながらジボランガスを圧力1 12 12 Reiture 100秒間 導入することで、N型シリコン基板表面にポロン 吸着層を形成する。次に基板表面温度を 700℃ 12

を任力 1.1×10⁻³Paで13分間導入し、濃厚的50人 のシリコンエピタキンャル減を形成する。例、シ リコンエピタキン・ル端の原存は、シリコンエピ タキシャル端がケート電腦と概念的にショートし ない機厚にする必要があり、少なくともゲート酸 化機より薄いことが望ましい。以上のようにポ ロン吸者層とジリコンエピタキシャル層を思わる と で活性化に易くなる。

(第2実施例)

第5回(a)ー(g)は、半導体領域として、N型 シリコン基板を用いた場合についての、本発明の 第7政制例である。 LD 財務において、低濃度 不純物領域を不純物収着法により形成し、高濃度 不純物領域をイオン注人で形成する。この方法に よれば、ソース及びドレインの低濃度領域を非常 に減く、かつ、ゲート掲帳直下への変わり込みを 少なく形成することが可能である。まず、第5回 (a)のように、N型シリコン基板210にドゲート 解化第22を形成する。次に、ゲート解代度22の上 にゲート減極23を第5関(b)のように形成する。 次に、第5回(c)のようにゲート電板28をマスク にしてゲート酸化膜22を除去して、ソース形成領 域及びドレイン形成領域の表面となるN型シリ コン基板21の表面部分を露出する。次に、第5図 (d)に示すように、露出したN型シリコン族板21 の表面にポロン吸着層を形成し、700℃~950℃ の熱処理をすることにより、第5図(e)のような ソース及びドレインの低濃度領域25,24を形 成する。次に、ゲート電極23の周囲にSiO。 験26を第5図(f)のように設ける。次に、周囲に Si0。 膜 26を設けたゲート電極 23をマスクとし てイオン注入によりソース及びドレインの高濃度 領域28. 27を第5図(g)のように設けたLDD構 歳 P 型 M O S (Netal-Oxide-Semiconductor) ト ランジスタを作ることができる。

第6図にソース及びドレインの低濃度領域を形成する不純物ドーピング艦形成工程におけるプロセスフローを示す。まず、真空度が1×10⁻⁴Pa以下の850で程度の雰囲気に半導体基板をさらす。

次に、数分間の寄贈気変定化像、水業を導入する。この水素によってシリコン基度21に形成されていた約30人以下の自然像化機がリムープされ、表面消浄化がなされる。この特果、活性化されたシリコン原子が表面に指出する。次に、ジボランガス(B2 Hg)のようなボロンを含む化合物を約1×18⁻²Pa機度導入し、シリコン基度21の表面にボロン吸着機を形成する。次に、熱処理によってボロンを基度内形に拡散して活性化することにより、ソース及びドレインの低温度領域を形成できる。

本発明の第2の実施側に示すしDD構造MOS トランプスタの製造方法によれば、ソース及びド レインの低油度頻減は、シリコン基板21の表面か ら浅く、また、ゲート電極の下にまわりこまない ため、同じゲート長のイオン注入法に比べて、 ソースとドレインの実効的な関係が狭くならない。 即ち、液極なしDD構造MOSトランプスタを作 ることができる。

本祭明の第2の実施例として、ポロンを不純物

として導入したドチャネルMOSトランジスタの 場合について説明した。ボロンの場合、N型のヒ 素に比へ拡散係数が大きいので、特に、水池明に よるメリットが大きい。しかし、アンチモンなど の別型の不能物をソース及びドイン領域として 形成するNチャネルMOSトランジスタに適用で きることは言うまでもない。また、半導体基板と してはソリコンだけでなくゲルマニウルでもよい。 また、ゲート総縁機としてはゲート酸化機に限定 まる必要はない。

(第3家族例)

次に、本発明の半導体復置の製造方法の第3の 実施別を第7回に基づいて説明する。この実施例 ではもDD開産において、MISFでの選い不 総物遺産のソース結婚及びドレイン情報をそ不純 物吸着法により形成し、非常に高値度でかつ浅い 不純物候者性は、活性化した半等体表面に不統的。 不常物吸着法は、活性化した半等体表面に不統物。 不純物元素もあいは不能物元素を含む化合物が、 不純物元素あるいは不能物元素を含む化合物が、

特別平3-218638(7)

半導体表面に化学総合する原理を利用している。 従って吸着する不純物の はは半導体基度の磁度及 が不純物元素を含むがスの零人量により削弾可能 である。又、半導体表面にできた不純物理書器を 拡散原として拡散により不純物領域を形成するた め、半導体表面の極く正停で不純物濃度の高い ソース及びドレイン領域を容易に得ることができ

まず、第7図(a)のように、N型シリコン基製 別の上にゲート酸化脂33を形成する。一般の巣瘍 間路の製造においてはこの工程の頭に菓子分類 壊形成等の工程があるが、ここではその説明は省 を滑 7図(b)のように形成する。次に第7図(c) のようにゲート酸化膿33を平スクにして、あるいは ケート電低33を形成するために用いたホトレジス トをマスクにしてポロンをイオン性人すると、N 型シリコン基板の表面近傍にポロン性人際(4が形 成される。次にこの構造の上から地段最全すると 、それを製力性のエッチングにより解表すると 第7図(4)に示したように、ゲート電極33の側型 に滑ってスペーサ34が形成される。このとき 低温度のソース損減52とドレイン領域53が形成さ れている。ここまでは従来のLDD構造のMIS FETの製造方法と全く同じである。次に第7図 (6)に示すように、罪出したN型シリコン基板51 の表面をボロン化合物ガス41中にさらすと、ポ ロン吸着隔42が形成される。このプロセスについ ての評論は第6図の場合と開展である。その後、 188でから580年での熱処理をすると、第7図(1) に示すように浅くて、かつ表面部分のボロン線度 が高いす。型のソース領域57及びドレイン領域33 が形成される。

(第4実施例)

最後に、本発明の半導体装置の製造方法の第4 の実施的長業 8回に基づいて説明する。この実施 別はDD日構造において、MISFETの減い不 能物濃度のソース能域とそ不純 的吸着法により形成し、非常に高濃度でかつ浅い 不純物類接を行る事を目的としている。ませ、

類 8 図 (a)のように、N型シリコン基便5)の上に ゲート数化機52を形成する。一般の無額周路の製 流においてはこの工程の側に素子分離頻減形成等 の工程があるが、ここではその説明は管轄する。 次にゲート機化第52の上にゲート電影38 図 (b) のように形成する。 次に第8 図 (c)のように ゲート電極518 マスクにして、あるいはゲート電 極518 形成するために用いたホトレジストをマス クにしてボロン63をイオン往入すると、N型シリコン基数の表面定例にポロン住入帯64が形成され

この後、ボコン准人 層40 居住化と拡散のための 熱処理をすると第8 図(4)に示すような P ⁻⁻ 覧 のソース 頻域55 変 V ⁻⁻ V ⁻ 以 ⁻⁻ 以 ⁻

着階が形成される。このプロセスの詳細は第6 図 に示す場合と同様である。その後、1937 で - 500 での熱処理をすると第8 図 (f)に示すように浅く てかっ表面近傍のポロン連度が高い P*型のソー ス別では、2007 に 7 と 7 が成される。 (4 9 回の 4 早)

本発明は、以上説明したようにLDD配又は DD型のMISFETのソース領域及びドレ イン領域形成のために不純物販者法を用いること により、均一性がよくかつ浅い不純物原を汚るこ とができる。従って、本発明の半導体装置の製造 方法によれば、高温で、かつ、豫細の半導体装置 を連載できる効果がある。

4. 図面の簡単な説明


第1回(a)から(f)は、本発明の半導体装置の 製造方法の第1の実施列を示した工程新面配であ り、第2回は第1の実施列における不純物取者工 程のプロセスフローテートであり、第3回は第 2回のプロセスフローに従って形成されたに不利 着所の出来なな影響系面からのプロフェイルであ り、第4図は第2回にボギブロセスフローにおいて82日。 等人圧力をパラメータとした場合のポロンピーク海度の82日。 等人財団は存存性のある。第5回(a)~(c)は本発明のLDD 開造 M I S F E T の製造方法の第2の実施例を示した工程順新面図である。第6回は第2の実施例における不純物ドーピング解形成工程のプロセスフロー図である。第6回(a)から(f)は、未発明の半線体装置の製造方法の第3の実施例を示した工程 順新面図である。第8回(a)から(f)は、未発明の半線体装置の製造方法の第4の実施例を示した工程 順新面図である。第9回(a)~(f)は従来の半線体装置の製造方法を示した工程服断面図であり、第11回回(a)~(f)は他の従来の半線体装置の製造方法を示した工程服断面図であり、第11回回(a)~(f)は他の従来の半線体装置の製造方法を示した工程服断面図であり、第42日本により、11回回(a)~(f)は他の従来の半線体装置の製造方法を示した工程服断面図である。


1 ··· N型シリコン基板 2 ··· ゲート酸化酶 3 ··· ゲート業板 4 ··· スペーサ

5 ··· P ⁻ 型ソース領域 6 ··· P ⁻ 型ドレイン領域 7 ··· P ⁺ 型ソース領域 8 ··· P ⁺ 型ドレイン領域 11 ··· ポロン化合物ガス (8₉ H₈) 12…ポロン吸者層


出 顋 人 セイコー電子工業株式会社


代理人 弁理士 林 敬之助






特開平3-218638(9)







ī.

第1頁の続き @Int. Cl. 5

識別記号 庁内整理番号

H 01 L 21/205 21/225 21/265 29/784

7739-5F 2104-5F

7738-5F H 01 L 21/265

優先権主張

@平1(1989)8月18日⊗日本(JP)③特願 平1-213183

@平1(1989)9月6日38日本(JP)39特願 平1-231278

@平1(1989)10月25日39日本(JP)39特願 平1-277618

1.事件の表示

平成之年 特 許 頭 第2/300之 号

2. 発明の名称 半導体装置の製造方法

3. 特許出職人

東京都江東区亀戸6丁目31番1号 (232) セイコー電子工業株式会社 代表取締役 原 檀之勒

(9628) 弁理士

連絡先 0473-91-2135 担当 長谷川

5. 雑正の対象

6. 補正の内容

